DIN EN IEC 63373:2023-08

Im Allgemeinen ist die Prüfung des dynamischen Durchlasswiderstands ein Maß für Ladungseinschlussphänomene in GaN-Leistungstransistoren. Diese Veröffentlichung enthält Richtlinien für die Prüfung des dynamischen Durchlasswiderstands von lateralen GaN-Leistungstransistoren. Ein lateraler Galliumnitrid-(GaN-)Leistungstransistor mit hoher Elektronenbeweglichkeit (HEMT, englisch: High Electron Mobility Transistor) leitet im Durchlasszustand (ON) durch ein zweidimensionales Elektronengas (2DEG). Aufgrund der verschiedenen Beanspruchungsbedingungen, denen das Bauelement bei leistungselektronischen Schaltanwendungen ausgesetzt ist, kann ein Teil der Ladung in bestimmten Bereichen der Transistorstruktur eingeschlossen werden. Die eingeschlossenen Elektronen verursachen einen erhöhten Durchlasswiderstand, wenn sie in einer Schaltumgebung betrieben werden. Dieses Phänomen wird als Stromkollaps bezeichnet, und der Durchlasswiderstand beim Schaltvorgang wird als dynamischer Durchlasswiderstand bezeichnet, um ihn vom Gleichstrom-Durchlasswiderstand zu unterscheiden. Ein erhöhter dynamischer Durchlasswiderstand führt zu einer höheren Verlustleistung und damit zu einem geringeren Wirkungsgrad des Gesamtsystems. Wird der Kennwert des dynamischen Durchlasswiderstands nicht überprüft, kann die Zuverlässigkeit des GaN-Bauelements gefährdet sein. Dieses Dokument dient nicht dazu, die zugrunde liegenden Mechanismen des dynamischen Durchlasswiderstands und seine symbolische Darstellung für Produktspezifikationen zu behandeln. Die Prüfverfahren können auf Folgendes angewendet werden: a) Diskrete GaN-Leistungsbauelemente mit Anreicherungs- und Verarmungsmodus; b) integrierte GaN-Leistungslösungen; c) die oben genannten Punkte auf Wafer- und Gehäuseebene. Die vorgeschriebenen Prüfverfahren können für die Charakterisierung von Bauelementen, Produktionsprüfungen, Zuverlässigkeitsbewertungen und Anwendungsbeurteilungen von GaN-Leistungsumrichtern verwendet werden.